AMD/FPGA

상위 문서: AMD

||<tablewidth=200%><tablebordercolor=#000><bgcolor=#fff,#000><color=#000,#fff><height=100><nopad>

||<tablealign=center><tablebordercolor=#fff,#000><tablebgcolor=#fff,#000>

||<(>

Advanced Micro Devices

주요 자회사/부서||

{{{#!wiki style="margin:0 -10px -5px; min-height:calc(1.5em + 5px)" {{{#!folding [ 펼치기 · 접기 ] {{{#!wiki style="margin:-5px -1px -11px"	<nopad>			<nopad>	<nopad>
ATI Technologies ↓ GPU Technologies and Engineering	XILINX ↓ _{Adaptive and Embedded Computing Group}	Pensando Systems ↓ Data Center Solution Group	Mipsology ↓ AI Group	Silo.AI ↓ AI Group
	<bgcolor=#e9f4f7,#e9f4f7>
SeaMicro ↓ Data Center Solution Group	Nitero ↓ GPU Technologies and Engineering	HiAlgo ↓ GPU Technologies and Engineering	Nod.AI ↓ AI Group	ZT-Systems ↓ Data Center Solution Group	}}}}}} }}}

1. 개요2. 역사3. 하드웨어 제품

3.1. FPGA

3.1.1. 7 시리즈3.1.2. UltraScale3.1.3. UltraScale+3.1.4. 레거시 제품

3.2. 적응형 SoC

3.2.1. Zynq-7000 SoC3.2.2. Zynq UltraScale+ MPSoC3.2.3. Zynq UltraScale+ RFSoC3.2.4. Versal Adaptive SoC

3.3. 가속기 카드 (Alveo)3.4. SOM (Kria)3.5. 개발/평가 보드 및 키트

4. 소프트웨어

4.1. Vivado4.2. Vitis

5. 여담6. 관련 문서

1. 개요

AMD의 FPGA 및 적응형 SoC 제품 및 관련 기술을 담당하는 부서. 당시 FPGA 업계 1위이던 XILINX를 인수합병한 이후 AMD 산하로 편입하여 신설한 부서이다.

2. 역사

#!if 넘어옴1 != null
''''''{{{#!if 넘어옴2 == null
{{{#!if 넘어옴1[넘어옴1.length - 1] >= 0xAC00 && 넘어옴1[넘어옴1.length - 1] <= 0xD7A3
{{{#!if ((넘어옴1[넘어옴1.length - 1] - 0xAC00) % 28) == 0
는}}}{{{#!if ((넘어옴1[넘어옴1.length - 1] - 0xAC00) % 28) != 0
은}}}}}}{{{#!if 넘어옴1[넘어옴1.length - 1] < 0xAC00 || 넘어옴1[넘어옴1.length - 1] > 0xD7A3
은(는)}}}}}}{{{#!if 넘어옴2 != null
, ''''''{{{#!if 넘어옴3 == null
{{{#!if 넘어옴2[넘어옴2.length - 1] >= 0xAC00 && 넘어옴2[넘어옴2.length - 1] <= 0xD7A3
{{{#!if ((넘어옴2[넘어옴2.length - 1] - 0xAC00) % 28) == 0
는}}}{{{#!if ((넘어옴2[넘어옴2.length - 1] - 0xAC00) % 28) != 0
은}}}}}}{{{#!if 넘어옴2[넘어옴2.length - 1] < 0xAC00 || 넘어옴2[넘어옴2.length - 1] > 0xD7A3
은(는)}}}}}}}}}{{{#!if 넘어옴3 != null
, ''''''{{{#!if 넘어옴4 == null
{{{#!if 넘어옴3[넘어옴3.length - 1] >= 0xAC00 && 넘어옴3[넘어옴3.length - 1] <= 0xD7A3
{{{#!if ((넘어옴3[넘어옴3.length - 1] - 0xAC00) % 28) == 0
는}}}{{{#!if ((넘어옴3[넘어옴3.length - 1] - 0xAC00) % 28) != 0
은}}}}}}{{{#!if 넘어옴3[넘어옴3.length - 1] < 0xAC00 || 넘어옴3[넘어옴3.length - 1] > 0xD7A3
은(는)}}}}}}}}}{{{#!if 넘어옴4 != null
, ''''''{{{#!if 넘어옴5 == null
{{{#!if 넘어옴4[넘어옴4.length - 1] >= 0xAC00 && 넘어옴4[넘어옴4.length - 1] <= 0xD7A3
{{{#!if ((넘어옴4[넘어옴4.length - 1] - 0xAC00) % 28) == 0
는}}}{{{#!if ((넘어옴4[넘어옴4.length - 1] - 0xAC00) % 28) != 0
은}}}}}}{{{#!if 넘어옴4[넘어옴4.length - 1] < 0xAC00 || 넘어옴4[넘어옴4.length - 1] > 0xD7A3
은(는)}}}}}}}}}{{{#!if 넘어옴5 != null
, ''''''{{{#!if 넘어옴6 == null
{{{#!if 넘어옴5[넘어옴5.length - 1] >= 0xAC00 && 넘어옴5[넘어옴5.length - 1] <= 0xD7A3
{{{#!if ((넘어옴5[넘어옴5.length - 1] - 0xAC00) % 28) == 0
는}}}{{{#!if ((넘어옴5[넘어옴5.length - 1] - 0xAC00) % 28) != 0
은}}}}}}{{{#!if 넘어옴5[넘어옴5.length - 1] < 0xAC00 || 넘어옴5[넘어옴5.length - 1] > 0xD7A3
은(는)}}}}}}}}}{{{#!if 넘어옴6 != null
, ''''''{{{#!if 넘어옴7 == null
{{{#!if 넘어옴6[넘어옴6.length - 1] >= 0xAC00 && 넘어옴6[넘어옴6.length - 1] <= 0xD7A3
{{{#!if ((넘어옴6[넘어옴6.length - 1] - 0xAC00) % 28) == 0
는}}}{{{#!if ((넘어옴6[넘어옴6.length - 1] - 0xAC00) % 28) != 0
은}}}}}}{{{#!if 넘어옴6[넘어옴6.length - 1] < 0xAC00 || 넘어옴6[넘어옴6.length - 1] > 0xD7A3
은(는)}}}}}}}}}{{{#!if 넘어옴7 != null
, ''''''{{{#!if 넘어옴8 == null
{{{#!if 넘어옴7[넘어옴7.length - 1] >= 0xAC00 && 넘어옴7[넘어옴7.length - 1] <= 0xD7A3
{{{#!if ((넘어옴7[넘어옴7.length - 1] - 0xAC00) % 28) == 0
는}}}{{{#!if ((넘어옴7[넘어옴7.length - 1] - 0xAC00) % 28) != 0
은}}}}}}{{{#!if 넘어옴7[넘어옴7.length - 1] < 0xAC00 || 넘어옴7[넘어옴7.length - 1] > 0xD7A3
은(는)}}}}}}}}}{{{#!if 넘어옴8 != null
, ''''''{{{#!if 넘어옴9 == null
{{{#!if 넘어옴8[넘어옴8.length - 1] >= 0xAC00 && 넘어옴8[넘어옴8.length - 1] <= 0xD7A3
{{{#!if ((넘어옴8[넘어옴8.length - 1] - 0xAC00) % 28) == 0
는}}}{{{#!if ((넘어옴8[넘어옴8.length - 1] - 0xAC00) % 28) != 0
은}}}}}}{{{#!if 넘어옴8[넘어옴8.length - 1] < 0xAC00 || 넘어옴8[넘어옴8.length - 1] > 0xD7A3
은(는)}}}}}}}}}{{{#!if 넘어옴9 != null
, ''''''{{{#!if 넘어옴10 == null
{{{#!if 넘어옴9[넘어옴9.length - 1] >= 0xAC00 && 넘어옴9[넘어옴9.length - 1] <= 0xD7A3
{{{#!if ((넘어옴9[넘어옴9.length - 1] - 0xAC00) % 28) == 0
는}}}{{{#!if ((넘어옴9[넘어옴9.length - 1] - 0xAC00) % 28) != 0
은}}}}}}{{{#!if 넘어옴9[넘어옴9.length - 1] < 0xAC00 || 넘어옴9[넘어옴9.length - 1] > 0xD7A3
은(는)}}}}}}}}}{{{#!if 넘어옴10 != null
, ''''''{{{#!if 넘어옴10[넘어옴10.length - 1] >= 0xAC00 && 넘어옴10[넘어옴10.length - 1] <= 0xD7A3
{{{#!if ((넘어옴10[넘어옴10.length - 1] - 0xAC00) % 28) == 0
는}}}{{{#!if ((넘어옴10[넘어옴10.length - 1] - 0xAC00) % 28) != 0
은}}}}}}{{{#!if 넘어옴10[넘어옴10.length - 1] < 0xAC00 || 넘어옴10[넘어옴10.length - 1] > 0xD7A3
은(는)}}}}}} 여기로 연결됩니다.

#!if 설명 == null && 리스트 == null
{{{#!if 설명1 == null
다른 뜻에 대한 내용은 아래 문서를}}}{{{#!if 설명1 != null
{{{#!html AMD 인수 이전의 역사}}}에 대한 내용은 [[XILINX]] 문서{{{#!if (문단1 == null) == (앵커1 == null)
를}}}{{{#!if 문단1 != null & 앵커1 == null
의 [[XILINX#s-2|2]]번 문단을}}}{{{#!if 문단1 == null & 앵커1 != null
의 [[XILINX#|]] 부분을}}}}}}{{{#!if 설명2 != null
, {{{#!html }}}에 대한 내용은 [[]] 문서{{{#!if (문단2 == null) == (앵커2 == null)
를}}}{{{#!if 문단2 != null & 앵커2 == null
의 [[#s-|]]번 문단을}}}{{{#!if 문단2 == null & 앵커2 != null
의 [[#|]] 부분을}}}}}}{{{#!if 설명3 != null
, {{{#!html }}}에 대한 내용은 [[]] 문서{{{#!if (문단3 == null) == (앵커3 == null)
를}}}{{{#!if 문단3 != null & 앵커3 == null
의 [[#s-|]]번 문단을}}}{{{#!if 문단3 == null & 앵커3 != null
의 [[#|]] 부분을}}}}}}{{{#!if 설명4 != null
, {{{#!html }}}에 대한 내용은 [[]] 문서{{{#!if (문단4 == null) == (앵커4 == null)
를}}}{{{#!if 문단4 != null & 앵커4 == null
의 [[#s-|]]번 문단을}}}{{{#!if 문단4 == null & 앵커4 != null
의 [[#|]] 부분을}}}}}}{{{#!if 설명5 != null
, {{{#!html }}}에 대한 내용은 [[]] 문서{{{#!if (문단5 == null) == (앵커5 == null)
를}}}{{{#!if 문단5 != null & 앵커5 == null
의 [[#s-|]]번 문단을}}}{{{#!if 문단5 == null & 앵커5 != null
의 [[#|]] 부분을}}}}}}{{{#!if 설명6 != null
, {{{#!html }}}에 대한 내용은 [[]] 문서{{{#!if (문단6 == null) == (앵커6 == null)
를}}}{{{#!if 문단6 != null & 앵커6 == null
의 [[#s-|]]번 문단을}}}{{{#!if 문단6 == null & 앵커6 != null
의 [[#|]] 부분을}}}}}}{{{#!if 설명7 != null
, {{{#!html }}}에 대한 내용은 [[]] 문서{{{#!if (문단7 == null) == (앵커7 == null)
를}}}{{{#!if 문단7 != null & 앵커7 == null
의 [[#s-|]]번 문단을}}}{{{#!if 문단7 == null & 앵커7 != null
의 [[#|]] 부분을}}}}}}{{{#!if 설명8 != null
, {{{#!html }}}에 대한 내용은 [[]] 문서{{{#!if (문단8 == null) == (앵커8 == null)
를}}}{{{#!if 문단8 != null & 앵커8 == null
의 [[#s-|]]번 문단을}}}{{{#!if 문단8 == null & 앵커8 != null
의 [[#|]] 부분을}}}}}}{{{#!if 설명9 != null
, {{{#!html }}}에 대한 내용은 [[]] 문서{{{#!if (문단9 == null) == (앵커9 == null)
를}}}{{{#!if 문단9 != null & 앵커9 == null
의 [[#s-|]]번 문단을}}}{{{#!if 문단9 == null & 앵커9 != null
의 [[#|]] 부분을}}}}}}{{{#!if 설명10 != null
, {{{#!html }}}에 대한 내용은 [[]] 문서{{{#!if (문단10 == null) == (앵커10 == null)
를}}}{{{#!if 문단10 != null & 앵커10 == null
의 [[#s-|]]번 문단을}}}{{{#!if 문단10 == null & 앵커10 != null
의 [[#|]] 부분을}}}}}}

#!if 설명 == null
{{{#!if 리스트 != null
다른 뜻에 대한 내용은 아래 문서를}}} 참고하십시오.

#!if 리스트 != null
{{{#!if 문서명1 != null
 * {{{#!if 설명1 != null
AMD 인수 이전의 역사: }}}[[XILINX]] {{{#!if 문단1 != null & 앵커1 == null
문서의 [[XILINX#s-2|2]]번 문단}}}{{{#!if 문단1 == null & 앵커1 != null
문서의 [[XILINX#|]] 부분}}}}}}{{{#!if 문서명2 != null
 * {{{#!if 설명2 != null
: }}}[[]] {{{#!if 문단2 != null & 앵커2 == null
문서의 [[#s-|]]번 문단}}}{{{#!if 문단2 == null & 앵커2 != null
문서의 [[#|]] 부분}}}}}}{{{#!if 문서명3 != null
 * {{{#!if 설명3 != null
: }}}[[]] {{{#!if 문단3 != null & 앵커3 == null
문서의 [[#s-|]]번 문단}}}{{{#!if 문단3 == null & 앵커3 != null
문서의 [[#|]] 부분}}}}}}{{{#!if 문서명4 != null
 * {{{#!if 설명4 != null
: }}}[[]] {{{#!if 문단4 != null & 앵커4 == null
문서의 [[#s-|]]번 문단}}}{{{#!if 문단4 == null & 앵커4 != null
문서의 [[#|]] 부분}}}}}}{{{#!if 문서명5 != null
 * {{{#!if 설명5 != null
: }}}[[]] {{{#!if 문단5 != null & 앵커5 == null
문서의 [[#s-|]]번 문단}}}{{{#!if 문단5 == null & 앵커5 != null
문서의 [[#|]] 부분}}}}}}{{{#!if 문서명6 != null
 * {{{#!if 설명6 != null
: }}}[[]] {{{#!if 문단6 != null & 앵커6 == null
문서의 [[#s-|]]번 문단}}}{{{#!if 문단6 == null & 앵커6 != null
문서의 [[#|]] 부분}}}}}}{{{#!if 문서명7 != null
 * {{{#!if 설명7 != null
: }}}[[]] {{{#!if 문단7 != null & 앵커7 == null
문서의 [[#s-|]]번 문단}}}{{{#!if 문단7 == null & 앵커7 != null
문서의 [[#|]] 부분}}}}}}{{{#!if 문서명8 != null
 * {{{#!if 설명8 != null
: }}}[[]] {{{#!if 문단8 != null & 앵커8 == null
문서의 [[#s-|]]번 문단}}}{{{#!if 문단8 == null & 앵커8 != null
문서의 [[#|]] 부분}}}}}}{{{#!if 문서명9 != null
 * {{{#!if 설명9 != null
: }}}[[]] {{{#!if 문단9 != null & 앵커9 == null
문서의 [[#s-|]]번 문단}}}{{{#!if 문단9 == null & 앵커9 != null
문서의 [[#|]] 부분}}}}}}{{{#!if 문서명10 != null
 * {{{#!if 설명10 != null
: }}}[[]] {{{#!if 문단10 != null & 앵커10 == null
문서의 [[#s-|]]번 문단}}}{{{#!if 문단10 == null & 앵커10 != null
문서의 [[#|]] 부분}}}}}}

2020년 10월 27일, AMD가 350억 달러 규모로 XILINX를 인수합병하기로 발표한 후, 2022년 2월 14일에 마무리되면서 AMD 산하의 'Adaptive and Embedded Computing Group(AECG)' 사업부로 재편성되었다.

2024년 1월, CPLD 및 구형 FPGA 제품의 단종을 발표했다.

2024년 3월, AMD 편입 이후 첫 번째 엔트리급 신제품인 'Spartan UltraScale+'를 발표했다.

2024년 4월, Versal AI Edge Series Gen 2, Prime Series Gen 2를 포함한 Versal 시리즈의 2세대 라인업을 발표하였다. 같은 해 11월 상위 라인업인 Versal Premium Series Gen 2를 발표하였다.

2024년 12월, Versal RF 시리즈를 발표하였다.

2025년 6월, Spartan UltraScale+의 하위 모델인 SU10P, SU25P, SU35P의 양산을 시작하였다.

2025년 11월, Versal RF 시리즈의 출하를 개시하였다.

3. 하드웨어 제품

자세한 내용은 AMD/FPGA/제품 목록 문서

#!if (문단 == null) == (앵커 == null)
를

#!if 문단 != null & 앵커 == null
의 [[AMD/FPGA/제품 목록#s-|]]번 문단을

#!if 문단 == null & 앵커 != null
의 [[AMD/FPGA/제품 목록#|]] 부분을

참고하십시오.

3.1. FPGA

프로세서를 물리적으로 내장하지 않은 순수 FPGA 제품군이다. 용도와 성능에 따라 다음과 같이 네 가지 라인업으로 나뉜다.

Virtex
최고 성능과 최대 용량을 제공하는 하이엔드 라인업.
Kintex
성능과 가격의 균형을 맞춘 미드레인지 라인업.
Artix
저전력 및 가성비 포지션의 보급형 라인업.
Spartan
저가/엔트리 라인업.

3.1.1. 7 시리즈

28nm 공정 기반의 FPGA 제품군.

Virtex-7
Kintex-7
Artix-7
Spartan-7

3.1.2. UltraScale

20nm 공정 기반의 FPGA 제품군.

Virtex UltraScale
Kintex UltraScale

3.1.3. UltraScale+

16nm FinFET 공정 기반의 FPGA 제품군.

Virtex UltraScale+
Kintex UltraScale+
Artix UltraScale+
Spartan UltraScale+
2025년 출시된 UltraScale+ 제품군의 엔트리 라인업이다.

3.1.4. 레거시 제품

Spartan-6 (45 nm)
이전 세대 엔트리 라인업이다. Vivado에서 지원되지 않아 구형 개발 툴인 ISE를 사용하여야 한다. 2023년 제품 수명이 2030년까지 연장되었다.

3.2. 적응형 SoC

FPGA 로직(PL)과 Arm 프로세서(PS)가 하나의 칩에 통합된 제품군이다. Zynq 브랜드를 사용하며, 최신 제품군은 Versal 브랜드를 사용한다.

3.2.1. Zynq-7000 SoC

7 시리즈 기반 SoC 라인업이다. Arm Cortex-A9 프로세서를 탑재하였다.

3.2.2. Zynq UltraScale+ MPSoC

UltraScale+ 기반 SoC 라인업이다. Arm Cortex-A53 프로세서 및 실시간 처리용 Cortex-R5F 코어를 탑재하였다. 라인업에 따라 내장 GPU 및 하드웨어 영상 코덱을 포함한다.

3.2.3. Zynq UltraScale+ RFSoC

UltraScale+ 기반 RF용 SoC 라인업이다.

CG 시리즈:
EG 시리즈: GPU 내장 라인업.
EV 시리즈: GPU 및 하드웨어 영상 코덱 내장 라인업.

3.2.4. Versal Adaptive SoC

7 nm 공정 기반의 적응형 SoC 제품군.

3.3. 가속기 카드 (Alveo)

FPGA 기반 가속기 카드 제품군이다.

3.4. SOM (Kria)

K24 SOM
Zynq UltraScale+ ZU3EG SoC, 2GB LPDDR4 (32-bit)
K26 SOM
Zynq UltraScale+ ZU5EV SoC, 4GB DDR4 (64-bit)

3.5. 개발/평가 보드 및 키트

자세한 내용은 AMD/FPGA/개발 보드 문서

#!if (문단 == null) == (앵커 == null)
를

#!if 문단 != null & 앵커 == null
의 [[AMD/FPGA/개발 보드#s-|]]번 문단을

#!if 문단 == null & 앵커 != null
의 [[AMD/FPGA/개발 보드#|]] 부분을

참고하십시오.

4. 소프트웨어

4.1. Vivado

자세한 내용은 Vivado 문서

#!if (문단 == null) == (앵커 == null)
를

#!if 문단 != null & 앵커 == null
의 [[Vivado#s-|]]번 문단을

#!if 문단 == null & 앵커 != null
의 [[Vivado#|]] 부분을

참고하십시오.
FPGA 및 SoC 설계를 위한 통합 개발 환경이다.

4.2. Vitis

자세한 내용은 Vitis 문서

#!if (문단 == null) == (앵커 == null)
를

#!if 문단 != null & 앵커 == null
의 [[Vitis#s-|]]번 문단을

#!if 문단 == null & 앵커 != null
의 [[Vitis#|]] 부분을

참고하십시오.
FPGA 및 SoC 개발을 위한 소프트웨어 플랫폼이다.

5. 여담

6. 관련 문서

XILINX

AMD/FPGA

1. 개요

2. 역사

3. 하드웨어 제품

3.1. FPGA

3.1.1. 7 시리즈

3.1.2. UltraScale

3.1.3. UltraScale+

3.1.4. 레거시 제품

3.2. 적응형 SoC

3.2.1. Zynq-7000 SoC

3.2.2. Zynq UltraScale+ MPSoC

3.2.3. Zynq UltraScale+ RFSoC

3.2.4. Versal Adaptive SoC

3.3. 가속기 카드 (Alveo)

3.4. SOM (Kria)

3.5. 개발/평가 보드 및 키트

4. 소프트웨어

4.1. Vivado

4.2. Vitis

5. 여담

6. 관련 문서

분류