| <bgcolor=#96834a> 명령어 집합 | |
| CISC | AMD64●x86● · M68K · MC68xx · MOS 65xx · Z80 · 8080 · 8051 · z/Architecture · VAX |
| RISC | Arm (A64 · A32 · T32) · RISC-V● · MIPS● · DEC Alpha● · POWER PowerPC · CELL-BE LoongArch · OpenRISC · PA-RISC · SPARC · SuperH · Xtensa · AVR AVR32 |
| VLIW EPIC | E2K · IA-64 · Crusoe |
1. 개요
미국의 반도체 IP 기업 Tensilica가 1999년 발표한 32비트 RISC 명령어 집합이자, 이를 기반으로 하는 구성 가능한 프로세서 아키텍처이다. 이름은 "확장 가능(extensible)"에서 따왔다.2013년 Tensilica가 Cadence에 인수된 뒤로는 Cadence Tensilica 프로세서/DSP IP 제품군의 기반 아키텍처로 이어지고 있다.
고정된 단일 사양을 모든 구현이 공유하는 일반적인 ISA와 달리, Xtensa는 칩 설계자가 기본 ISA 위에 옵션 기능과 커스텀 명령어를 선택하고 추가하면 그 조합에 맞는 프로세서 RTL과 컴파일러, 시뮬레이터 등 소프트웨어 툴체인이 함께 자동 생성되는 것을 전제로 설계되었다. 이 때문에 범용 응용 프로세서보다는 특정 워크로드에 맞춘 임베디드 제어 프로세서와 DSP 분야에서 주로 쓰였으며, 대표적인 채용 사례로 Espressif의 ESP32와 각종 SoC에 내장되는 HiFi 계열 오디오 DSP가 있다.
2. 역사
Tensilica는 1997년 설립되어 1999년 첫 Xtensa 프로세서와 자동 생성 설계 흐름을 발표했다. 프로세서를 완성품이 아니라 생성기의 출력물로 정의한 최초의 상용 시도 가운데 하나로, 이후 등장하는 구성 가능 IP 코어들의 원형이 되었다.2010년대 중반 이후 Espressif ESP8266/ESP32의 대성공으로 취미 생태계에까지 이름이 알려졌으나, 정작 Espressif는 2020년 ESP32-C3부터 신규 칩을 RISC-V 기반으로 전환했다. 이후 Xtensa의 무게중심은 범용 코어보다 HiFi(오디오), Vision(영상) 등 특화 DSP 제품군으로 옮겨 갔다.
3. 구현 목록
- Espressif: ESP8266(Xtensa L106), ESP32(LX6 듀얼 코어), ESP32-S2(LX7 싱글), ESP32-S3(LX7 듀얼). Wi-Fi MCU 시장의 대성공작들로 Xtensa가 가장 널리 노출된 경로이나, C 계열 이후 신제품은 RISC-V로 전환되었다.
- 오디오 DSP