TSMC/제조 공정

N7 공정을 기반으로 TSMC 최초로 EUV를 도입한 공정이다. N7 대비 밀도가 다소 개선되었다. 다만 초기 EUV 공정인 만큼 생산량이 많지는 않고, metal pitch 등 일부 공정 스펙의 변화로 기존 N7 공정의 설계를 재활용할 수 없어 널리 사용되지는 않았다.

2.3.5. N6 (CLN6FF)

N7 공정을 기반으로 N7+ 대비 더 많은 레이어에 EUV를 도입하여 수율 및 사이클 타임을 개선한 공정이다. 2020년 양산을 시작하였다. 덧붙여 N7+와는 달리 N7 공정의 설계를 그대로 재사용 가능하다. (이 경우 칩의 면적은 N7과 동일)

2.3.6. N6e

2.4. 5 nm

2024년 기준으로 TSMC의 주력 공정이다.

2.4.1. N5

2.4.2. N5P

2.4.3. N4

2.4.4. N4P

2.4.5. N4X

2.5. 3 nm

2.5.1. N3/N3B

2.5.2. N3E

N3(N3B) 대비 밀도를 다소 타협하여 수율 및 비용을 개선하고 성능 및 전력 소모를 개선한 공정이다.

TSMC/제조 공정

1. 개요

2. 로직 공정

2.1. 16 nm/12 nm

2.1.1. 16FF

2.1.2. 16FF+

2.1.3. 16FFC

2.1.4. 12FFC

2.2. 10 nm

2.2.1. 10FF

2.3. 7 nm

2.3.1. N7 (CLN7FF)

2.3.2. N7HPC / N7 Large Die

2.3.3. N7P

2.3.4. N7+ (CLN7FF+)

2.3.5. N6 (CLN6FF)

2.3.6. N6e

2.4. 5 nm

2.4.1. N5

2.4.2. N5P

2.4.3. N4

2.4.4. N4P

2.4.5. N4X

2.5. 3 nm

2.5.1. N3/N3B

2.5.2. N3E

2.5.3. N3P

2.5.4. N3X

2.6. N2

2.7. A16

3. 패키징 기술

분류