1. 개요
BiCS FLASH™는 키오시아(구 도시바 메모리)와 샌디스크가 공동으로 개발하고 생산하는 3차원 적층형 낸드 플래시(3D NAND Flash) 메모리 기술의 브랜드이자 아키텍처 명칭이다. BiCS는 Bit Cost Scalable의 약자로, 비트 당 생산 비용을 획기적으로 절감하면서 확장이 가능한 기술이라는 의미이다.2007년 첫 공정인 BiCS 1을 학계에 선보였으며, 2016년 48단 적층 구조인 BiCS 2부터 본격적인 양산에 돌입했다.
기술이 고도화되어 적층 수를 늘린 신공정의 생산 비용이 급증하고, 데이터센터와 모바일 등 제품군별 요구사항이 세분화됨에 따라 2020년대 웨이퍼 본딩 도입 이후 기술 로드맵을 크게 두 갈래로 이원화하여 전개하고 있다.
- Gen.X (Large Capacity): 기존 공정 개발 방향을 이어 적층 수를 늘린 공정. (예: BiCS 8, BiCS 10 등)
- Gen.Y (High Performance): 웨이퍼 본딩 기술을 활용해 낮은 단수의 구형 공정에 고속 I/O를 결합한 공정. (예: BiCS 9 등)
2. 제조 공정
2.1. 프로토타입
2.1.1. BiCS 1 (2007)
2007년 VLSI 심포지엄에서 도시바가 공개한 프로토타입. 24단 및 MLC(2-bit) 구성이다. 상용화되지는 않았다.2.2. CBA 이전 제조공정
2.2.1. BiCS 2 (2016, 48단)
2016년 양산을 시작하였다. 도시바(현 키오시아) 및 WD(현재 샌디스크로 분사)가 처음으로 양산하여 제품화한 3D 낸드 공정이다. 128Gb MLC 및 256Gb TLC 칩 생산이 이루어졌다.2.2.2. BiCS 3 (2017, 64단)
2017년 양산을 시작하였다. 256Gb 및 용량이 늘어난 512Gb TLC 칩 생산이 이루어졌다. QLC로 확장하여 768Gb 시제품이 구현되었다.2.2.3. BiCS 4 (2019, 96단)
2018년 양산을 시작하였다. 더블 스택 기법을 도입하였다.2.2.4. BiCS 5 (2020, 112단)
2020년 양산을 시작하였다. 개발 단계에서는 128단이었으나, 수율 또는 단가 문제로 양산 버전은 112단으로 변경된 것으로 보인다.2.2.5. BiCS 6 (2022, 162단 CUA)
2022년 양산을 시작하였다. CUA 구조를 도입하였다.2.3. Gen.X 제조공정
2.3.1. BiCS 8 (2024, 218단 CBA)
2024년 양산을 시작하였다. 웨이퍼 본딩(CBA) 구조를 도입하였다.2.3.2. BiCS 10 (332단 CBA)
2.4. Gen.Y 제조공정
2.4.1. BiCS 9 (120단 CBA)
웨이퍼 본딩 기술을 활용하여 구형 BiCS5 기반의 낮은 단수 적층 기술에 고성능 CMOS 공정을 조합해 적은 제조 비용으로 높은 성능을 구현하는 데 초점을 맞춘 제품이다.제조 비용이 낮은 구형 공정을 활용한다는 점에서 삼성전자의 V6 프라임 공정과 방향성이 비슷하다고 볼 수 있다.